Working in Lab
2010年12月6日月曜日
Active Gate Leakage
Junction FETのデバイスモデリング評価項目: Active Gate Leakage
も省略せずにモデリングする事をお勧め致します。この特性は、モデル・
パラメータ2つ関連があります。
ALPHA
VK
上記2つのモデルパラメータを反映させることで、モデルの解析精度は向上
します。
Passive Gate Leakage
Junction FETのPassive Gate Leakage特性に関与するモデルパラメータは、
IS,ISR,NRであります。これらのモデルパラメータの抽出を省略すると、正確な
モデリングが出来ない状況が過去にありました。データシートに記載していなく
ても、何らかの測定手段によって、モデリングに必要なデータを取得して、抽出
することをお勧めします。
上記は、PSpice Model Editorのスクリーンショットです。
Junction FETは意外と見逃しやすい抽出項目があります。これは別の機会に記載
致します。
新しい投稿
前の投稿
ホーム
登録:
投稿 (Atom)